Pioneering scientists from MIT have recently made a significant breakthrough that could set the stage for a new era of super-efficient electronics. Through a novel fabrication technique, researchers have managed to build functional components directly atop an existing circuit, revolutionizing the way microchips are designed and built. By stacking transistors and memory in a vertical pile on a chip, they’ve overcome energy and efficiency barriers that traditional semiconductor chip designs grapple with.
Bei herkömmlichen Chipdesigns kann die Kommunikation zwischen Logikbausteinen wie Transistoren und Speicherkomponenten viel Energie verbrauchen und die Leistung beeinträchtigen, da die Daten hin und her transportiert werden müssen. Dieses innovative Verfahren des MIT soll dieses Problem lösen. Indem diese Komponenten in einem einzigen kompakten vertikalen Stapel untergebracht werden, wird die Strecke, die die Daten zurücklegen müssen, erheblich minimiert, was zu einer höheren Rechengeschwindigkeit und einem geringeren Energieverlust führt.
The secret behind this game-changing innovation involves a precisely engineered material and a detailed fabrication process which minimizes defects. The result is tiny yet powerful transistors with integrated memory, built using a new material – amorphous indium oxide – with unique electrical properties. In addition, the low-temperature process used to grow a 2-nanometer-thick layer of indium oxide ensures the already present circuitry on the chip stays intact.
Mit dem direkt in diese neu entwickelten Transistoren integrierten Speicher und der Einführung einer Schicht aus ferroelektrischem Hafnium-Zirkonium-Oxid ist es den Forschern gelungen, Speichertransistoren mit einer Größe von nur 20 Nanometern zu schaffen. Diese Bauelemente sind nicht nur blitzschnell mit Schaltgeschwindigkeiten von 10 Nanosekunden, sie benötigen auch deutlich weniger Spannung, was zu einer noch stärkeren Verringerung des Stromverbrauchs führt.
Eines der herausragenden Merkmale dieser neuen Chip-Architektur ist die Umkehrung der traditionellen Methode. Durch das Stapeln aktiver Komponenten auf der Rückseite des Chips statt auf der Vorderseite haben die MIT-Forscher die Energieeffizienz erheblich verbessert. Wie Yanjie Shao, der MIT-Postdoktorand, der das Projekt leitet, erklärt, könnte diese einzigartige Plattform der Schlüssel für künftige datenintensive Anwendungen wie KI und Deep Learning sein, und das alles ohne untragbare Energiebelastung.
Embarking on the future, researchers are bent on continuing to enhance their transistors’ performance, fine-tuning the properties of ferroelectric hafnium-zirconium-oxide, and ultimately integrating memory transistors onto a single chip. The ultimate goal is to develop a versatile electronics platform that combines high energy efficiency with multiple functions, all within an incredibly small device size that could transform the electronic landscape.
In conclusion, the dedicated team from MIT, along with collaborators from the University of Waterloo and Samsung Electronics, are showing us a glimpse of the future – a future where ultra-efficient microchips can deliver high performance without a significant energy demand. All eyes will be on this ambitious endeavor to redefine our technological landscape.
Der ursprüngliche Artikel kann über diesen Link aufgerufen werden Link.
Die Semiconductor Research Corporation (SRC) und Intel haben diese Forschung teilweise gesponsert. Die Herstellung erfolgte in den Microsystems Technology Laboratories des MIT und den MIT.nano-Einrichtungen.
Diese Website verwendet Cookies.