Pioneering scientists from MIT have recently made a significant breakthrough that could set the stage for a new era of super-efficient electronics. Through a novel fabrication technique, researchers have managed to build functional components directly atop an existing circuit, revolutionizing the way microchips are designed and built. By stacking transistors and memory in a vertical pile on a chip, they’ve overcome energy and efficiency barriers that traditional semiconductor chip designs grapple with.
W konwencjonalnych projektach układów scalonych komunikacja między urządzeniami logicznymi, takimi jak tranzystory i komponenty pamięci, może zużywać dużo energii i obniżać wydajność ze względu na odległość, jaką dane muszą pokonać tam iz powrotem. Innowacyjny proces opracowany przez MIT stara się temu zaradzić. Dzięki umieszczeniu tych komponentów w jednym kompaktowym pionowym stosie, odległość, jaką muszą pokonać dane, jest znacznie zminimalizowana, co prowadzi do zwiększenia szybkości obliczeń i zmniejszenia strat energii.
The secret behind this game-changing innovation involves a precisely engineered material and a detailed fabrication process which minimizes defects. The result is tiny yet powerful transistors with integrated memory, built using a new material – amorphous indium oxide – with unique electrical properties. In addition, the low-temperature process used to grow a 2-nanometer-thick layer of indium oxide ensures the already present circuitry on the chip stays intact.
Dzięki pamięci bezpośrednio zintegrowanej z nowo opracowanymi tranzystorami i wprowadzeniu warstwy ferroelektrycznego tlenku hafnu i cyrkonu, naukowcom udało się stworzyć tranzystory pamięci o wielkości zaledwie 20 nanometrów. Urządzenia te są nie tylko błyskawiczne, przełączając się z prędkością 10 nanosekund, ale także wymagają znacznie mniejszego napięcia, co prowadzi do jeszcze większej redukcji zużycia energii.
Jedną z uderzających cech tej nowej architektury chipów jest odwrócenie tradycyjnej metody. Układając aktywne komponenty na tylnym końcu chipa zamiast na przednim, naukowcy z MIT znacznie poprawili efektywność energetyczną. Ta unikalna platforma, jak wyjaśnił Yanjie Shao, postdoc MIT prowadzący projekt, może być kluczowym czynnikiem napędzającym przyszłe aplikacje intensywnie wykorzystujące dane, takie jak sztuczna inteligencja i głębokie uczenie się, a wszystko to bez niezrównoważonego obciążenia energetycznego.
Embarking on the future, researchers are bent on continuing to enhance their transistors’ performance, fine-tuning the properties of ferroelectric hafnium-zirconium-oxide, and ultimately integrating memory transistors onto a single chip. The ultimate goal is to develop a versatile electronics platform that combines high energy efficiency with multiple functions, all within an incredibly small device size that could transform the electronic landscape.
In conclusion, the dedicated team from MIT, along with collaborators from the University of Waterloo and Samsung Electronics, are showing us a glimpse of the future – a future where ultra-efficient microchips can deliver high performance without a significant energy demand. All eyes will be on this ambitious endeavor to redefine our technological landscape.
Oryginalny artykuł jest dostępny tutaj link.
Semiconductor Research Corporation (SRC) i Intel częściowo sponsorowały te badania. Produkcja została przeprowadzona w laboratoriach MIT Microsystems Technology Laboratories i MIT.nano.
This website uses cookies.